root = devBoard.Root(
top_level = rootTopLevel,
dev = '/dev/datadev_1',
pollEn = False,
initRead = True,
serverPort = 9099,
pciePgpEn = False,
justCtrl = False)
root.start()
# example showing a read
AxiVersion = root.Core.AxiVersion
print ( '###################################################')
print ( '# Firmware Version #')
print ( '###################################################')
AxiVersion.printStatus()
print ( '###################################################')
# Configure clock to 168 MHz and configures all ASICS
root.InitASIC([4,1,1,1,1])
#get locked lanes
root.getLaneLocks()
#Disabled lanes in ASICS
for asicIndex in range(4) :
root.App.AsicTop.DigAsicStrmRegisters0.enable.set(True)
print("ASIC{}: {:#x}".format(asicIndex, getattr(root.App.AsicTop, f"DigAsicStrmRegisters{asicIndex}").DisableLane.get()))
|